PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-186475

(43) Date of publication of application: 02.08.1988

(51)Int.CI.

H01L 29/78

H01L 29/68

(21) Application number: 62-017372

(71)Applicant: NISSAN MOTOR CO LTD

(22) Date of filing:

29.01.1987


(72)Inventor: KURAISON TORONNAMUCHIYAI

(54) CONDUCTIVITY MODULATION TYPE MOSFET

(57) Abstract:

PURPOSE: To obtain a title device having a high latch-up resistance and capable of fully reducing the ON resistance at the operation time by providing a grid collector of a first conductivity type buried in a base region of a second conductivity type and collecting the minority carriers which have modulated the conductivity of the base region of the second conductivity type.

CONSTITUTION: On a high-concentration region 1 of a first conductivity type, a base region 2 of a second conductivity type is formed which has its conductivity modulated by implantation of minority carriers from the high concentration region 1 and effectively acts as a drain, and in the region 2, a grid collector 6 of the first conductivity type is buried which collects the minority carriers that have modulated the conductivity of the region 2. Further, a base region 7 of the first conductivity type is formed on the surface side of



REST AVAILABLE COPY

said base region 2 of the second conductivity type, a source region 8 of the second conductivity type is formed on the surface side of the region 7, and on the base region 7 of the first conductivity type between the source region 8 and said base region 2 of the second conductivity type, a gate electrode 12 inducing a channel 9 in the base region of the first conductivity type is provided through a gate insulating film 11.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

(1)特許出願公開

@ 公 開 特 許 公 報 (A)

昭63 - 186475

@Int Cl. 4

識別記号

庁内整理番号

49公開 昭和63年(1988)8月2日

H 01 L 29/78 29/68

願 人

321

-8422-5F 8526-5F

審査請求 未請求 発明の数 1 (全6百)

②特 願 昭62-17372

②出 願 昭62(1987)1月29日

砂発 明 者 クライソン トロンナ

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

ムチヤイ

日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

20代 理 人 弁理士 三好 保男

外1名

明 稲 古

1. 発明の名称

電導度変調形MOSFET

2. 特許請求の範囲

第1導電形の高濃度領域と、

該高濃度領域上に形成され当該高濃度領域からの少数キャリヤ往入により電視度が変調されるとともに実質的にドレインとして作用する第2 専電形のペース領域と、

該第2導電形のペース領域内に埋込まれ当該第 2 時間形のペース領域の電導度を変調させた少数 キャリヤを捕集する第1導電形のグリッドコレク タと、

前記第2導電形のペース領域の表面側に形成された第1導電形のペース領域と、

該第1週電形のベース領域の装面側に形成された第2項電形のソース領域と、

数ソース領域と前記第2週電形のペース領域との間の前記第1週電形のペース領域上にゲート 絶 は限を介して設けられ当該第1週電形のペース領 域にチャネルを誘起させるゲート電板と

を有することを特徴とする電導度変調形MOS FET。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

この発明は、電導度変調形MOSFETに関し、 ラッチアップ耐量を改善したものである。

(従来の技術)

従来の電場政変調形MOSFETとしては、例 えば第6図に示すようなものがある(USP 4、 364、073)。

第6図中、21はホール注入源となる第1 導電形の p・アノード領域、22は実質的にドレインとして作用する低不純物温度の第2 導電形の n ペース領域であり、 n ペース領域 2 2 は、 p・アノード領域 2 1 を基仮としてエピタキシャル法により形成されている。

上記のように P 形を第 1 尊電形としたとき、これと反対専電形の n 形は第 2 導電形となる。

特開昭63-186475(2)

nベース領域22の表面側には、DSA(Diffusion Self Alignment)技術によってpベース領域23およびn・ソース領域24が形成されている。またn・ソース領域24とnベース領域22との間におけるpベース領域23上には、そのpベース領域23にチャネル25を誘起させるゲート電板27がゲート酸化酸(格森膜)26を介して設けられている。

28はソース電板であり、ソース電板28はn
・ソース領域24および p ペース領域23 に接続されている。29はアノード電極である。

上述のように電球度変異形MOSFETは、通常の根形MOSFETに対して、そのドレイン相当領域に p・アノード領域 2 1 を付加した構造とみることができる。

そしてアノード電板29に所及値の正常圧が加えられ、ゲート電板27に関値電圧以上のゲート電圧が加えられると、ゲート電極27直下にチャネル25が誘起されてロベース領域23の表面層が顕過し、n・ソース領域24からチャネル25

Q, および n p n 形のトランジスタ Q z が寄生的に生じ、この両トランジスタ Q 1 、 Q z の結合により、 p n p n サイリスタが形成されている。第7 図中、 R b は n p n 形のトランジスタ Q z のペース抵抗で、 p ペース領域 2 3 の部分に生じる。

を通って n ペース 領域 2 2 に 電子電流が洗入される。 一方、 p * アノード領域 2 1 からは、 n ペース領域 2 2 に 多量のホール (少数キャリヤ)が注入される。

nペース領域22に住入されたホールは、チャネル25から流れ込んだ電子と再結合しながら一郎はpペース領域23へ流れ込み、ソース指板28へ抜ける。しかしnペース領域22には、なお多種のキャリヤ密積が生じて電導度変調が起き、動作時のオン抵抗が低減する。

このように電導度変調形MOSFETは、動作時のオン抵抗が非常に低くなり、且つ高利圧であるという特性を有している。

しかるに電導度変調形MOSFETは、前述のように p・アノード領域 2 1 を有し、この p・アノード領域 2 1 上に n ペース領域 2 2 が存在し、 n ペース領域 2 2 には p ペース領域 2 3 および n・ソース領域 2 4 が形成されている。

このような構造から、その内部には、第7図の 等価回路に示すように、pnp形のトランジスタ

したがってラッチアップ現象の発生を防止するためには、pベース領域23部分の抵抗Rbおよびこれに流れる電流Ibをできる限り小さくすることが単数となる。

このため、従来の電導度変調形MOSFETにあっては、nペース領域22の厚さを厚くして、p・アノード領域21からそのnペース領域22に住入されるホールの大部分が再結合されるようにし、またp・アノード領域21とnペース領域22とで構成される寄生トランジスタQ」のエミッタ住入効率を預すことが行なわれていた。

(発明が解決しようとする問題点)

しかしながら、 n ペース領域 2 2 の厚さを厚くして p・ アノード領域 2 1 から往入されるホールの大部分を可結合させるようにすると、 n ペース領域 2 2 は低不純物 濁度領域であるため動作時のオン抵抗を十分に低くすることができないという問題点があった。

この発明は、このような従来の問題点に着目してなされたもので、ラッチアップ耐量が高く且つ

動作時のオン抵抗を十分に低くすることのできる 電導度変調形MOSFETを提供することを目的 とする。

[発明の構成]

(関題点を解決するための手段)

まず構成を説明すると、第1図中、1はホール 注入額となる百額度領域としてのロ・アノード領域であり、ロ・アノード領域1上には、当該ロ・ アノード領域1からのホール(少数キャリヤ)注 入により電導度変調が起きるとともに、実質的に ドレインとして作用する低不純物遺度のロベース 領域2が形成されている。

そして、この「ベース領域2内のやや上側寄りに、当該「ペース領域2に電導度変調を生じていた。」に、当該「ペース領域2に電導度選請させる」と、 グリッドコレクタ6が埋込まれている。」のようでは、 グリッドコレクタ6が埋込まれている。」のは、 ファドコレクタ6は、する」のは、 一ルの流入を阻止することを目的とするものであるので、この目的を効果的に生じるためにもある。 そのロペース領域の下方側の所定の即今に、ぞれ節分的に形成されている。

することを契目とする。

(作用)

第1 導電形の高濃度領域から第2 導電形のベース領域に住入されて、この第2 導電形のベース領域に迅導度変調を生じさせた少数キャリヤの大部分は、第1 導電形のグリッドコレクタに頻集されて、このグリッドコレクタ内で多数キャリヤの一部として吸収消滅する。 したがって第1 導電形のベース領域への少数キャリヤの流入が極めて少なくなってラッチアップ現象の発生が防止される。

このように少数キャリヤはグリッドコレクタの作用で吸収され消滅するので、第2章電形のベース領域はその厚さを耐圧を所定値に保持し得る範囲で所定の厚さまで輝くすることができ、オン抵抗の低減が図られる。

(実統例)

以下、この発明の実施例を図面に基づいて説明する。

第1図ないし第3図は、この発明の一実施例を 示す図である。

エピタキシャル法により第1nペース領域3が所 要の厚さで、所要の低不純物油度となるように形 成される。次いで第10ペース領域3の表面に、 所定パターンの P * グリッドコレクタ 6 が高不頼 物源度となるように拡放により形成される。この ようにしてD゚ グリッドコレクタ 6 が形成された 第1nペース領域3を備えたエピタキシャルシリ コンウエーハと、第2mペース領域4となる低不 権 物 湖 度 の シ リ コ ン ウ エ ー ハ と が 、 公 知 の シ リ コ ンウエーハの直接接合法(特開昭60-5170 0 号公報)により張り合わせ界面5の部分で直接 接合される。この直接接合の際、第1nペース領 域3の表面に予め拡散形成された所定パターンの D * グリッドコレクタ 6 は、 D ペース領域の直下 となるように位置付けされる。p・アノード低域 1から住入されてロベース領域2に電導度変調を 生じさせたホールは、 p + グリッドコレクタ 6 で 崩集されてほぼ消滅するので、 n ペース領域 2 の 厚さは、ホールを再結合させる目的で格別厚くす る必要はなく、第1nペース領域3と第2nペー

特開昭63-186475(4)

ス領域4との張り合わせで形成されたnバース領域2の全体の厚さは、可循な範囲で所定の厚さまで薄くされる。

上記のようにして形成された p・ グリッドコレクタ埋込みの n ペース領域 2 の表面側に、 p ペース領域 7 および n・ ソース領域 8 が形成され、 さらに n・ ソース領域 7 上には、 その p ペース領域 7 上には、 その p ペース領域 7 にチャネル 9 を誘起させるためのゲート 電板 1 2 がゲート 酸 化 膜 (船 報 膜) 1 1 を介して 設けられている。 1 3 はソース電極であり、 ソース領域 7 に接続されている。 1 4 はアノード電板である。

次に第2回および第3回を用いて作用を説明する。

ロペース領域 2 中に D・ グリッドコレクタ 6 が 埋込まれたことにより、電導度変調形 M O S F E 丁中には、第 2 図に示すように、前記第 7 図に示 した寄生トランジスタ Q 」、 Q 』 の他に、 p・ ア ノード領域 1 、第 1 ロペース領域 3 および p・ グ

一部として吸収される。したがって p・ グリッドコレクタ 6 の部分でホールの殆んどが崩集されて消滅し、また p・ グリッドコレクタ 6 を形成している p・ 拡放 B は、特に p ベース領域 7 の下方に配置されているので、 p ペース領域 7 へのホールの流入が顕著に少なくなる。

この特果、当該電導度変調形MOSFETは、 出力電流(ドレイン電流)があるレベル以上となっても、存生トランジスタQ2のベース電位の上 昇が抑制され、その存生トランジスタQ2のオン 動作、ひいてはサイリスタ動作が防止されてラッチアップに対する耐量が向上される。

このように、この実施例の強導度要問形MOSFETは、寄生トランジスタQ1、 Q2 側のオン 動作、云い換えれば、サイリスタ動作が抑制されるので、その耐圧は、前述した他の寄生トランジスタQ3 のコレクタ耐圧で規定される。そしてこのコレクタ耐圧は、第1 ロベース領域3の厚さを所定ので、この第1 ロベース領域3の厚さを所定の

リッドコレクタ 6 の各領域によって、 p * アノニド領域 1 をエミッタとした p n p 形の寄生パイポーラトランジスタ Q 3 が形成されている。この寄生パイポーラトランジスタ Q 3 のコレクタ 耐圧は、低不純物濃度の第 1 n ペース領域 3 の厚さでほぼ決められる。

そして、アノード電極14に所要値の正常圧が加えられ、ゲート電板12に関値電圧以上のゲート電圧が加えられると、ゲート電板12直下の P ペース領域 7 の表面層が反転してチャネル 9 がほ起され、 n・ソース領域 8 とドレインとして作用する n ペース領域 2 とが滲過する。

一方、 P* アノード領域 1 から n ペース領域 2 に多量のホール (少数キャリヤ)が注入され、 n ペース領域 2 に思導度変調が起き、 この n ペース 領域 2 に思導度変調が起き、 この n ペース 電域 2 の 部分の抵抗が十分に低くなる。そして電導度変調を生じさせたホールは n ペース 領域 域に を拡放して p* グリッドコレクタ 6 に 値集されて 当 数 p* グリッドコレクタ 6 内で 3 数 p* グリッドコレクタ 6 ので 3 数 p* グリッドコレクタ 6 ので 3 数 p* グリッドコレクタ 6 ので 3 数 p* グリッドコレクトロース 9 数 p* グリッドコレクトロース 9 数 p* グリッドコレクトロース 9 数 p* グリッドコレクトロース 9 数 p* グリッドコレクタ 6 ので 9 数 p* グリットロース 9 か p* グリットロース

耐圧が得られる範囲で対く設定することにより、 所定の耐圧で且つ低オン抵抗を有する優れた特性 の電導度変調形MOSFETが実現される。

第3図のa特性線は、上述のようなこの実施例に係る電導度変調形MOSFETの耐圧特性を示したもので、前記第6図の従来例におけるラッチアップ領域線 Dと比べると、電導度変調形MOSFETの通常の使用範囲である或るレベル以上のドレイン電流値において、この実施例のものはほけず最が優れ、素子の安全動作領域が広げられている。

次いで第4図および第5図には、この発明の他 の実施例を示す。

この実施例は、 P・ グリッドコレクタ 1 6 のバターンを、多数の円孔を有するようなメッシュ状のバターンとして、 第 1 n ペース領域 3 と第 2 n ペース領域 4 との直接接合法による張り合わせの原に、 Pペース領域 7 に対するグリッドコレクタ 1 6 の位置合わせの手間が省けるようにしたものである。

特別昭63-186475 (5)

第5回は、p・グリッドコレクタ16の埋込みな分の平面図を示したもので、多数の円孔の部分に第1nベース領域3が臨んでおり、この円孔の部分で、n・ソース領域8からの電子電流がアノード電極14個に抜ける。

ラッチアップ耐量の向上およびオン抵抗の低減 作用等については、前記一実施例のものとほぼ同 様である。

なお、上述の各実施例ではnチャネルの電溶度 変調形MOSFETについて述べてきたが、pチャネルの電源度変調形MOSFETにも同様に適 用できる。このとき高濃度領域はカソードとなる。 【発明の効果】

以上説明したように、この発明によれば第1時 電形の高濃度領域上に、この高濃度領域からの少数キャリヤ柱入によって記測度が変調されるとともに実質的にドレインとして作用する第2時電形のベース領域を形成し、この第2時電形のベース 領域内に当該第2時電形のベース領域に電導度変調を生じさせた少数キャリヤを頻集する第1時間 形のグリッドコレクタを埋込み、第2週間形成域を 形成し、さらにこの第1週間形のペース領域の表 面別に第2週間形のソース領域を形成したので、 第2週間形のソース領域を形成したので、 第2週間形のソース領域を形成したので、 第2週間形のソース領域を形成したので、 ま2週間形のソース領域を生むグリックの た少数キャリヤの大部分は、第1週間形のグリクタ た少数キャリヤの大部分に、第1週間が 大の変を生むリヤので、 大の変を生むリヤので、 大の変を生むリヤので、 大の変には、第1週間で、 大の変には、 大の変にないた。 大の変には、 大の変にないできるという利点が ある。 たった。 大のなる。 大のなる。 大のなる。 大のないできるという利点が ある。 たった。 大のなる。 大のできるという利点が ある。 ある。 たった。 大のなる。 大のなな。 大のなな。 大のななる。 大のなななる。 大のななななななななななななななななななななななななななななな

. 4. 図面の関単な説明

第1回ないし第3回はこの発明に係る環導度変調形MOSFETの一実施例を示すもので、第1回は概断面図、第2回は寄生トランジスタを含む
多面回路を示す回路図、第3回は耐圧特性を従来

別と比較して示す特性図、第4図はこの発明の他の実施別を示す投所面図、第5図は第4図のV-V腺断面図、第6図は従来の電導度変調形MOS FETを示す根所面図、第7図は同上従来例における寄生トランジスタを含む等価回路を示す回路 図である。

1:p*アノード領域(音消度領域)、

2: nペース領域、

6、16:p* グリッドコレクタ、

7: pペース領域、

8:n・ソース領域、

9:チャネル、


11:ゲート酸化膜(稻緑膜)


12:ゲート電板、


13:ソース電板、


14:アノード電板。


代理人 弁理士 三 好 保 男











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
	BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.